Предисловие Целью настоящего стандарта является предоставление сообществам разработчиков средств автоматизации электронного проектирования (EDA)@ полупроводников@ и системных четко определенных и официальных унифицированных IEEE стандартов проектирования@ аппаратных средств@ и языка верификации. Язык предназначен для сосуществования и улучшения языков описания аппаратного обеспечения (HDL), которые в настоящее время используются проектировщиками, обеспечивая при этом возможности, отсутствующие в этих языках. SystemVerilog — это унифицированный язык проектирования, спецификации и проверки аппаратного обеспечения, основанный на расширениях Accellera SystemVerilog 3.1a. к Verilog HDL [B1]a@, опубликованному в 2004 году. Accellera — это консорциум EDA@ полупроводниковых@ и системных компаний. Стандарт IEEE Std 1800 обеспечивает повышение производительности при проектировании и проверке и охватывает проектирование@ моделирование@ валидацию@ и формальные потоки проверки на основе утверждений. SystemVerilog позволяет использовать унифицированный язык для абстрактной и детальной спецификации дизайна@ спецификации утверждений@ покрытия@ и верификация на испытательном стенде, основанная на ручных или автоматических методологиях. SystemVerilog предлагает интерфейсы прикладного программирования (API) для покрытия и утверждений @, независимый от поставщика API для доступа к собственным форматам файлов сигналов @ и интерфейс прямого программирования (DPI) для доступа к собственным функциям. SystemVerilog предлагает методы, которые позволяют дизайнерам продолжать использовать существующие языки проектирования, когда это необходимо для использования существующих проектов и интеллектуальной собственности. Этот проект стандартизации предоставит инженерам-проектировщикам СБИС четко определенный стандарт IEEE, который отвечает их требованиям в области проектирования и проверки и позволяет ступенчато повысить их производительность. Этот проект стандартизации также предоставит отрасли EDA стандарт, которого они смогут придерживаться и который они смогут поддерживать для предоставления своих решений в этой области. Область применения Этот стандарт определяет расширения для более высокого уровня абстракции для моделирования и проверки с помощью Verilog? язык описания аппаратного обеспечения (HDL). Эти дополнения расширяют возможности Verilog в системном пространстве и в пространстве проверки. SystemVerilog построен на базе стандарта IEEE Std 1364?1 для Verilog HDL. Настоящий стандарт включает методы спецификации проекта@ встроенный язык утверждений@ язык испытательных стендов, включая интерфейс прикладного программирования покрытия и утверждений (API)@ и интерфейс прямого программирования (DPI). В этом стандарте@ применяются следующие термины:?? Verilog ссылается на IEEE Std 1364 для Verilog HDL.?? Verilog-2001 относится к стандарту IEEE Std 1364-2001 [B4]2 для Verilog HDL.?? Verilog-1995 относится к стандарту IEEE Std 1364-1995 [B3] для Verilog HDL.?? SystemVerilog относится к расширениям стандарта Verilog (IEEE Std 1364), как определено в этом стандарте. Область применения Этот стандарт определяет расширения для более высокого уровня абстракции для моделирования и проверки с помощью Verilog? язык описания аппаратного обеспечения (HDL). Эти дополнения расширяют возможности Verilog в системном пространстве и в пространстве проверки. SystemVerilog построен на базе стандарта IEEE Std 1364?1 для Verilog HDL. Настоящий стандарт включает методы спецификации проекта@ встроенный язык утверждений@ язык испытательных стендов, включая интерфейс прикладного программирования покрытия и утверждений (API)@ и интерфейс прямого программирования (DPI). В этом стандарте@ применяются следующие термины:?? Verilog ссылается на IEEE Std 1364 для Verilog HDL.?? Verilog-2001 относится к стандарту IEEE Std 1364-2001 [B4]2 для Verilog HDL.?? Verilog-1995 относится к стандарту IEEE Std 1364-1995 [B3] для Verilog HDL.?? SystemVerilog относится к расширениям стандарта Verilog (IEEE Std 1364), как определено в этом стандарте.
IEEE 1801-2009 История
2018IEEE 1801-2018 Проектирование и проверка энергосберегающих электронных систем малой мощности (Компьютерное общество IEEE)
2015IEEE 1801-2015 Проектирование и проверка энергосберегающих электронных систем малой мощности (Компьютерное общество IEEE)
2014IEEE 1801/COR-2014 Ошибки в проектировании и проверке интегральных схем малой мощности (Компьютерное общество IEEE)
2013IEEE 1801-2013 Проектирование и проверка интегральных схем малой мощности (Компьютерное общество IEEE)
2009IEEE 1801-2009 Проектирование и проверка интегральных схем малой мощности (Компьютерное общество IEEE)