Цели настоящего стандарта Целью настоящего стандарта является предоставление полной спецификации языка описания аппаратного обеспечения Verilog (HDL). Этот документ содержит формальный синтаксис и семантику всех конструкций Verilog HDL. Формальный синтаксис и семантику Конструкции стандартного формата задержки (SDF) - Задачи и функции системы моделирования, такие как команды отображения текстового вывода - Директивы компилятора, такие как макросы замены текста и масштабирование времени моделирования - Механизм привязки интерфейса языка программирования (PLI) - Формальный синтаксис и семантика подпрограмм доступа @ подпрограмм задач/функций @ и подпрограмм процедурного интерфейса Verilog Информативные примеры использования Информационная модель задержки для SDF Списки файлов заголовков для PLI
IEEE 1364-2004 История
2005IEEE 1364-2005 Стандартный язык описания оборудования Verilog (документ IEEE Computer Society)
2004IEEE 1364-2004 Поведенческие языки. Часть 4: Язык описания оборудования Verilog (Документ IEEE Computer Society)
2003IEEE 1364/COR-2003 Язык описания аппаратного обеспечения Verilogę; Ошибки
2001IEEE 1364-2001 Стандартный язык описания оборудования Verilog (документ IEEE Computer Society)
1995IEEE 1364-1995 Язык описания аппаратного обеспечения на основе языка описания аппаратного обеспечения Verilogę.