TR5.4-03-2011 Тестирование чувствительности к электростатическому разряду. Тестирование чувствительности к защелке интегральных схем КМОП/БикМОП. Тестирование защелки переходного процесса – стимуляция переходного процесса на уровне компонента.
В этом техническом отчете описана процедура измерения чувствительности фиксации интегральных схем к переходным процессам в линиях электропитания. Цепи, к которым может применяться этот метод испытаний, включают устройства CMOS (дополнительный металлооксид-полупроводник) @ Bipolar @ и BiCMOS (биполярные CMOS) устройства, обычно требующие для работы менее 30 Вольт. Диапазон интегральных схем, на которых была доказана полезность этой процедуры, ограничен. Цель Информация и процедуры, определенные в этом техническом отчете, могут использоваться для поиска чувствительных к защелкам схем внутри интегральных схем. Определенные уровни стресса и значения параметров стимулов могут использоваться для широкого спектра устройств. Уровни и значения можно масштабировать вверх или вниз в соответствии с требованиями фактического тестируемого устройства и типами используемых переходных стимулов.