JEDEC JESD254-2022
Безопасные последовательные транзакции Flash-шины
- Стандартный №
- JEDEC JESD254-2022
- Дата публикации
- 2022
- Разместил
- (U.S.) Joint Electron Device Engineering Council Soild State Technology Association
- сфера применения
-
Обзор стандарта и техническая информация
Стандарт JEDEC JESD254 «Безопасные последовательные транзакции флэш-шины», выпущенный в декабре 2022 года, — это ключевая техническая спецификация, разработанная Ассоциацией твердотельных технологий (SSTA) для удовлетворения потребностей развивающегося рынка защищенной флэш-памяти. Этот стандарт определяет стандартизированный метод передачи защищенных пакетов данных между хостом и периферийными устройствами по последовательному периферийному интерфейсу (SPI), в частности, отвечая уникальным требованиям безопасности, предъявляемым к защищенным флэш-устройствам.
В связи с быстрым развитием устройств Интернета вещей, автомобильной электроники и промышленных систем управления традиционная флэш-память с интерфейсом SPI сталкивается с серьезными проблемами безопасности. Разработка стандарта JESD254 заполняет пробел в стандартизации безопасных транзакций последовательной флэш-шины, предоставляя производителям устройств унифицированную безопасную инфраструктуру связи для обеспечения взаимодействия и безопасности между устройствами разных производителей.
Основные функции и технические инновации
Основное новшество стандарта JESD254 заключается в определении двух ключевых типов безопасных транзакций: безопасная запись пакетов и безопасное чтение пакетов. Эти транзакции основаны на стандартном процессе транзакций SPI, но с дополнительными улучшениями безопасности.
Архитектура безопасных транзакций
Стандарт определяет унифицированную структуру протокола транзакций, состоящую из четырех основных фаз:
- Фаза команды (1-байтовый код операции)
- Фаза модификатора команды (0, 3 или 4 байта, традиционно используются в качестве целевого адреса)
- Фаза задержки (традиционно используется в качестве времени оборота шины в операциях чтения)
- Фаза пакета (целевые данные чтения или программные данные)
Подробности транзакции безопасной пакетной записи
Транзакции безопасной пакетной записи предназначены для безопасной записи данных, и их структура транзакции включает:
- 1-байтовый код операции команды
- 0, 3 или 4-байтовый модификатор команды поле
- Защищенный пакет переменной длины
Характеристики этой транзакции идентичны характеристикам настроенной транзакции Program Page, включая ширину шины и скорость передачи данных SDR/DDR. Такая конструкция обеспечивает обратную совместимость, одновременно предоставляя улучшения безопасности.
Механизм транзакции Secure Packet Read
Транзакция Secure Packet Read используется для безопасного извлечения данных и содержит следующие компоненты:
- 1-байтовый код операции команды
- 0-, 3- или 4-байтовое поле модификатора команды
- Циклы задержки (используются для извлечения целевых данных)
- Защищенный пакет данных переменной длины
Характеристики этой транзакции идентичны характеристикам настроенной транзакции Fast Read, включая задержку, ширину шины и скорость передачи данных SDR/DDR. Введение циклов задержки обеспечивает надежную синхронизацию для извлечения данных.
Отображение и совместимость транзакций SPI
Стандарт JESD254 предоставляет гибкий механизм отображения транзакций SPI, который поддерживает одновременное существование нескольких предложений транзакций. В следующей таблице подробно сравниваются основные характеристики различных предложений транзакций:
Функция Код команды Модификаторы команды Задержка Полезная нагрузка Запись пакета RPMC 9Bh Не поддерживается 0 тактов CmdType+Signature Чтение пакета RPMC 96h Не поддерживается Фиксированные 8 тактов ExtendedStatus+Signature Вариант 1: Запись пакета F2h 4 байта, определяемые поставщиком 0 тактов SecureOp+Signature Вариант 1: Чтение пакета F1h 4 байта, определяемые поставщиком Настраиваемая задержка Ответ+Signature Вариант 2: Запись пакета 2Eh 3/4 байта, зависящие от плотности 0 тактов SecureOp+Signature Вариант 2: чтение пакетов 2Ah Зависит от плотности 3/4 байта Настраиваемая задержка Ответ+Signature Вариант 3: запись пакетов A1h Определяется поставщиком: 4 байта 0 тактов SecureOp+Signature Вариант 3: чтение пакетов A2h Не поддерживается Фиксированные 8 тактов Ответ+Подпись Примечание: значения, представленные в таблице, являются примерами, предоставленными различными производителями устройств. Конкретные команды, модификаторы команд, значения полей задержки и характеристики описаны в базе данных SFDP каждого устройства.
Расширение базы данных SFDP
Стандарт JESD254 пересматривает встроенную базу данных SFDP, описанную в JESD216, и добавляет в неё подробную информацию о безопасных транзакциях. Расширение базы данных SFDP позволяет хосту динамически обнаруживать и поддерживать функции безопасных транзакций, не зная заранее конкретных деталей реализации устройства.
Расширения базы данных включают:
- Идентификация возможностей безопасной транзакции
- Информация о сопоставлении кодов команд
- Конфигурация длины модификатора команды
- Настройки параметров задержки
- Ограничение длины пакета данных
Технические термины и определения
Стандарт разъясняет определения ключевых терминов:
- Байт (B): двоичная строка, которая обрабатывается как единое целое, обычно 8-битное значение данных
- Контроллер: устройство xSPI, которое управляет сигналом выбора микросхемы, чтобы другие устройства xSPI могли принимать или передавать данные
- Двойная скорость передачи данных (DDR): информация передается на каждом фронте соответствующего тактового сигнала
- Одинарная скорость передачи данных (SDR): информация передается на одном фронте соответствующие часы
- Хост: компьютерная система, тестовая система или другое устройство, которое записывает данные на запоминающее устройство и считывает их с него
- Цель: устройство xSPI, которое получает сигнал выбора микросхемы, чтобы интерфейс мог принимать или передавать данные в заданное время
Рекомендации по реализации и передовой опыт
Вопросы разработки оборудования
Разработчикам оборудования необходимо глубоко понимать характеристики транзакций безопасного чтения и записи пакетов:
- Убедитесь, что контроллер SPI поддерживает передачу пакетов переменной длины
- Реализуйте гибкую конфигурацию часов для поддержки режимов SDR и DDR
- Предоставьте достаточный буфер для обработки максимального размера безопасного пакета
- Точное управление синхронизацией с учетом циклов задержки
Руководство по разработке программного обеспечения
Разработчикам программного обеспечения необходимо освоить методы конфигурации транзакций:
- Динамически обнаруживать возможности безопасности устройства через базу данных SFDP
- Правильно анализировать формат поля модификатора команды, специфичный для поставщика
- Настраивать соответствующую длину адреса на основе плотности устройств
- Реализовать проверку целостности и подлинности защищенных пакетов
Проектирование совместимости
Для обеспечения обратной совместимости и взаимодействия:
- Поддержка традиционных транзакций RPMC и новых транзакций Secure Packet
- Реализация нескольких схем сопоставления кодов команд
- Предоставлять параметры конфигурации для адаптации к различиям в реализации между разными поставщиками
- Соблюдение зарезервированных полей и будущих механизмов расширения, определенных в стандарте
Баланс между безопасностью и производительностью
Стандарт JESD254 обеспечивает тщательно продуманный баланс между безопасностью и производительностью:
- Криптографическая целостность: гарантия целостности и подлинности данных с помощью цифровых подписей
- Защита от повторного воспроизведения: поддержка механизма RPMC для предотвращения атак с повторным воспроизведением команд
- Оптимизация производительности: поддержание характеристик производительности, аналогичных стандартным транзакциям SPI
- Гибкая конфигурация: разрешение поставщикам настраивать параметры в соответствии с требованиями безопасности
Сценарии применения и влияние на рынок
Стандарт JESD254 применим к нескольким ключевым областям:
- Устройства IoT: защита безопасности прошивки и данных конфигурации
- Автомобильная электроника: обеспечение целостности данных критически важных систем управления
- Промышленный контроль: предотвращение внедрения вредоносных программ и несанкционированного изменения
- Бытовая электроника: обеспечение аутентификации устройств и возможностей безопасной загрузки
Выпуск этого стандарта будет существенно способствовать стандартизации рынка защищенной флэш-памяти, снизит затраты на разработку, повысит безопасность продукта и заложит прочную основу для следующего поколения приложений, чувствительных к безопасности.
Перспективное развитие и технологическая эволюция
Стандарт JESD254 оставляет достаточно места для будущей технологической эволюции:
- Поддерживает интеграцию новых алгоритмов шифрования и протоколов безопасности
- Адаптируется к эволюции высокоскоростных интерфейсов SPI
- Обеспечивает обратно совместимый механизм расширения
- Поддерживает многоуровневую аутентификацию безопасности и управление разрешениями
Поскольку угрозы безопасности продолжают развиваться, а технологии совершенствуются, JEDEC обеспечит технологическую передовость JESD254 и его соответствие требованиям рынка посредством пересмотров стандартов и дополнительных спецификаций.
