JEDEC JESD82-531A.01-2024
ОПРЕДЕЛЕНИЕ ДРАЙВЕРА ТАКТОВЫХ СИГНАЛОВ DDR5 (DDR5CKD01)
- Стандартный №
- JEDEC JESD82-531A.01-2024
- Дата публикации
- 2024
- Разместил
- (U.S.) Joint Electron Device Engineering Council Soild State Technology Association
- сфера применения
- В настоящем документе определены стандартные спецификации параметров интерфейса постоянного тока, параметров переключения и тестовых нагрузок драйвера тактового генератора (CKD) памяти DDR5 для переустановки DCK в приложениях CUDIMM, CSODIMM и CAMM. Идентификатор устройства DDR5CKD01: DID = 0x0531 (5 = DDR5, 3 = драйвер тактового генератора, 1 = версия 01). В дальнейшем в данной спецификации термины «DDR5CKD01», «драйвер тактового генератора», «CKD» или «устройство» используются взаимозаменяемо. Целью является разработка стандарта для логического устройства DDR5CKD01 для достижения единообразия, устранения путаницы, упрощения спецификации устройства и простоты использования.
стандарты и спецификации
JEDEC JESD82-512-2023 Определение драйвера регистрации синхронизации DDR5 (DDR5RCD02
JEDEC JESD82-513-2023 Определение драйвера регистрации синхронизации DDR5 (DDR5RCD03
JEDEC JESD82-531B-2025 DDR5CKD01 Генератор тактового сигнала
JEDEC JESD82-31A.01-2023 РЕГИСТРАЦИЯ ДРАЙВЕРА ЧАСОВ DDR4 (DDR4RCD02
BS 5836:1980 Руководство по КАМАК: организация многоячеечных систем: спецификация контроллера ответвлений и ящиков КАМАК типа А1
IEC 60552:1977 КАМАК - Организация многоячеечных систем. Технические характеристики контроллера ответвлений и ящиков CAMAC типа A1
CNS 13938-1-1997 Идентификационные карты. Бесконтактные карты на интегральных схемах. Часть 1. Физические характеристики
DS/EN 300462-6-1:2003 Передача и мультиплексирование (TM); Общие требования к сетям синхронизации; Часть 6-1: Временные характеристики первичных эталонных часов
SIS SS IEC 640:1986 Ядерное приборостроение — CAMAC — система последовательного интерфейса шоссейных дорог